ORGANIC ELECTROLUMINESCENCE DRIVING ELEMENT AND ORGANIC ELECTROLUMINESCENCE DISPLAY PANEL HAVING SAME

Publication number: JP2004118196

Publication date:

2004-04-15

Inventor:

CHOI BEOM RAK: CHAI CHONG CHUL: CHOI JOON

HOO

Applicant:

SAMSUNG ELECTRONICS COLTD

Classification:

- international:

H01L51/50; G09G3/20; G09G3/30; G09G3/32;

H01L51/50; G09G3/20; G09G3/30; G09G3/32; (IPC1-7);

G09G3/30, G09G3/20, H05B33/14

• European:

G09G3/32A

Application number: JP20030332902 20030925 Priority number(s): KR20020058210 20020925 Also published as:

) US7224334 (62) 1 US2004066828 (A1)

KR20040029242 (A) CN1510652 (A)

Report a data error bere

Abstract of JP2004118196

PROBLEM TO BE SOLVED: To provide an organic electroluminescence driving element for solving nonuniformity of picture quality by compensating characteristics of a thin-film transistor for driving equipped on pixels. SOLUTION: A 1st thin-film transistor outputs a data signal applied through a data line coupled with a 2nd stage through a 3rd stage in response to a current gate signal applied through a gate line coupled with a 1st stage and a 2nd thin-film transistor outputs a reference voltage coupled with the 2nd stage through the 3rd stage in response to a last gate signal applied through the 1st stage: and a 3rd thin-film transistor has its 1st stage coupled with the 3rd stage of the 1st thinfilm transistor and its 2nd stage and 3rd stage coupled together in common and a 4th thin-film transistor has its 1st stage coupled with a current supply line and its 2nd stage coupled with the common stage of the 3rd thin-film transistor and supplies current to an organic electric field light emitting element through the 3rd stage in response to a signal inputted through the common stage to drive the organic electric field light emitting element. COPYRIGHT: (C)2004,JPO

OLED Voorso Ta

Data supplied from the esp@cenet database - Worldwide

(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**酮2004-118196** (P2004-118196A)

(43) 公開日 平成16年4月15日(2004.4.15)

(51) Int.C1. ⁷	FI		テーマコード(参考)		
GO9G 3/30	GO9G	3/30	J	3K007	
GO9G 3/20	G09G	3/20 €	611 H	5C080	
HO5B 33/14	GO9G	3/20 €	624B		
	G09G	3/20 €	641D		
	G09G	3/20 €	542A		
	審査請求 未	請求 請求項	の数 28 OL	(全 25 頁)	最終頁に続く
(21) 出願番号 (22) 出願日 (31) 優先權主張番号 (32) 優先日 (33) 優先權主張園	特願2003-332902 (P2003-332902) 平成15年9月25日 (2003.9.25) 2002-058210 平成14年9月25日 (2002.9.25) 韓国 (KR)	(71) 出願人 (74) 代理人 (74) 代理人 (72) 発明者 (72) 発明者	390019839 三星電子京献 100094145 弁理士 小野 100106367 弁理 中 L 国 エー・メート ストー・エー・ストー・ストー・ストー・ストー・ストー・ストー・ストー・ストー・ストー・スト	i 水原 市 豊通区 由 引 子 ・ 中 別 市 江 2 棟 7 ・ ト 1 1 2 棟 7 ・ ト 2 棟 7 ・ ト 1 0 2 棟 1	【大崎1洞三星 〇8号 「新孔徳洞三崔
					ener yet to hite 1


(54) 【発明の名称】有機電界発光駆動素子とこれを有する有機電界発光表示パネル

(57)【要約】

【課題】 ピクセルに具備される駆動用の薄膜トランジスタの特性を補償して画質の不均一を解決するための有機電界発光駆動素子を提供する。

【解決手段】 第1薄膜トランジスターは第1段に連結されたゲートラインを通じて印加される現在のゲート信号に応答して第2段に連結されたデータラインを通じて印加されるデータ信号を、第3段を通じて出力し、第2薄膜トランジスターは第1段を通じて印加される以前のゲート信号に応答して第2段に連結された基準電圧を、第3段を通じて出力し、第3薄膜トランジスターは第1段が第1薄膜トランジスターの第3段に連結され、第2段が第3薄膜トランジスターの共通段に連結され、第2段が第3薄膜トランジスターの共通段に連結され、第2段が第3薄膜トランジスターの共通段に連結されて、共通段を通じて入力される信号に応答して第3段を通じて有機電界発光素子に電流を提供して有機電界発光素子を駆動することを特徴とする。

【選択図】 図3



【特許請求の範囲】

【請求項1】

第1方向に配列された複数のデータラインと前記第1方向とは相異なる第2方向に配列された複数のゲートラインとにより定義される領域に各々具備されて、一端が共通電極端に連結されて、流れる電流に応答して発光する有機電界発光素子の駆動素子において、

第1段に連結されたゲートラインを通じて印加される現在のゲート信号に応答して第2段に連結されたデータラインを通じて印加されるデータ信号を、第3段を通じて出力する第1スイッチング素子と、

第1段を通じて印加される以前のゲート信号に配答して第2段に連結された基準電圧を 、第3段を通じて出力する第2スイッチング素子と、

第1段が前記第1スイッチング素子の第3段に連結されて、第2段と第3段が共通連結 された第3スイッチング素子と、

第1段が電流供給ラインに連結されて、第2段が前記第3スイッチング素子の共通段に連結されて、前記共通段を通じて入力される信号に応答して第3段を通じて前記有機電界発光駆動素子。 発光素子に前記電流を提供する第4スイッチング素子を含む有機電界発光駆動素子。

【請求項2】

前記第1ないし第4スイッチング素子はポリシリコンタイプの薄膜トランプスタであることを特徴とする請求項1に記載の有機電界発光駆動素子。

【請求項3】

前記第3スイッチング素子と第4スイッチング素子とのスイッチング特性は同一であることを特徴とする請求項1に記載の有機電界発光駆動素子。

【請求項4】

前記第3及び第4スイッチング素子はゲート、ソース及びドレーンを各々有する薄膜トランジスターでなされ、

前記第3スイッチング素子のゲート形成方向は前記第4スイッチング素子のゲート形成方向と平行であり、前記ゲート形成方向に垂直な任意の仮想線上に前記第3スイッチング素子のソースとドレーン及び前記第3スイッチング素子のソースとドレーンが形成されることを特徴とする請求項3に記載の有機電界発光駆動素子。

【請求項5】

前記第3及び第4スイッチング素子はゲート、ソース及びドレーンを各々有する薄膜ト 80 ランジスターでなされ、

前記第3スイッチング素子のゲートと前記第4スイッチング素子とのゲートが任意の仮想線上に形成され、前記第3スイッチング素子のソースとドレーンとの形成方向は前記第4スイッチング素子のソースとドレーンの形成方向と平行であることを特徴とする請求項4に記載の有機電界発光駆動素子。

【請求項6】

一端が前記電流供給ラインに連結されて、他端が前記第3スイッチング素子の共通段に連結されたキャパシタをさらに含むことを特徴とする請求項1に記載の有機電界発光駆動素子。

【請求項7】

前記電流供給ラインは前記データラインと平行であることを特徴とする請求項1に記載の有機電界発光駆動素子。

【請求項8】

第1段が直前のゲートラインに連結され、第2段が前記第4スイッチング素子の第3段に連結されて、前記第1段が以前のゲート信号に応答してオン/オフされて前記第4スイッチング素子を経由する電流を出力する第5スイッチング素子をさらに含むことを特徴とする請求項1に記載の有機電界発光駆動素子。

【請求項9】

前記第1及び第2スイッチング素子はNタイプの薄膜トランジスターであり、前記第8ないし第5スイッチング素子はPタイプの薄膜トランジスターであることを特徴とする請

10

20

40

求項8に記載の有機電界発光驅動素子。

【請求項10】

前記基準電圧(Vref)は、

 $[V_{\text{sate off}(11)}] \leq V_{\text{ref}} \leq [V_{\text{data, min}} + V_{\text{th}(18)}]$

(ここで、前記V_{9 ⊈ telloff (T 1)} は 第 1 スイッチング 素 子のゲートオフ 電圧、前 記V_{nef} は 基 準電圧、前記V_{data、min}はデータ電圧の最小値、前記V_{th (T3)}は第3スイッチング素子の しきり電圧として負の電圧)の条件を満足することを特徴とする請求項9に記載の有機電 界 発 光 駆 動 素 子 。

【請求項11】

前記 第1ないし 第4スイッチング 素子はPタイプの薄膜トランジスターであり、前記第 5スイッチング素子はNタイプの薄膜トランジスターであることを特徴とする請求項8に 記載の有機電界発光駆動素子。

【請求項12】

前記基準電圧(Vref)は、

Vref (Vaate off(T21)

(ここで、前記 V₀ate off(ファ1)は 第1薄膜トランジスター(T21)のゲートオフ電圧)の条件 を満足することを特徴とする請求項11に記載の有機電界発光駆動素子。

【請求項13】

前記基準電圧(Vref)は、

 $V_{ref} < [V_{data, min} + V_{th(T23)}]$

(ここで、前記Vdata、minはデータライン(DP)に印如されるデータ電圧の最小値であり 、前記V_{th(T23)}は第3薄膜トランジスター(T23)のしきい電圧)の条件をさらに満足するこ とを特徴とする請求項12に記載の有機電界発光駆動素子。

【請求項14】

前記基準電圧は現在のゲートラインに印加されるゲート信号であることを特徴とする請 求項1に記載の有機電界発光駆動素子。

【請求項15】

前記電流供給ラインは前記ゲートラインと平行であり、

前記有機電界発光駆動素子は、

第 1 段が現在のゲートラインに連結され、第 2 段が前記第 4 スイッチング素子の第 3 段 に連結されて、前記第1段が以前のゲート信号に応答してオン/オフされて前記第4スイ ッチング素子を経由する電流を出力する第5スイッチング素子をさらに含むことを特徴と する請求項1に記載の有機電界発光駆動素子。

【請求項16】

前記電流供給ラインは前記ゲートラインと平行であり、

前記有機電界発光駆動素子は、

第 1 段が以前のゲートラインに連 結され、 第 2 段が前記第4スイッチング素子の第 8 段 に連結されて、前記第1段が以前のゲート信号に応答してオン/オフされて前記第4スイ ッチング素子を経由する電流を出力する第5スイッチング素子と、

第1段が前記第5スイッチング素子の第3段に連結されて、第2段が現在のゲートライ ンに連結されて前記現在のゲートラインに印加されるゲート信号に応答してオン/オフセ れて前記第5スイッチング素子を経由する電流を出力する第6スイッチング素子をさらに 含むことを特徴とする請求項1に記載の有機電界発光駆動素子。

【請求項17】

前記第5及び第6スイッチング素子はポリシリコンタイプの薄膜トランシスタであるこ とを特徴とする請求項16に記載の有機電界発光駆動素子。

【請求項18】

第1方向に配列されて、データ信号を伝達するデータラインと、

前記第1方向とは相異な第2方向に配列されて、ケート信号を伝達するケートラインと

50

10

パイアス電源を伝達する電流供給ラインと、

ー端が共通電極端に連結されて、流れる電流の量に応答して発光する有機電界発光素子と、

第1段を通じて伝えられる現在のゲート信号に応答して第2段に連結されたデータラインを通じて印加されるデータ信号を、第3段を通じて出力する第1スイッチング素子と、

第1段を通じて印加される以前のゲート信号に応答して第2段に連結された基準電圧を 、第3段を通じて出力する第2スイッチング素子と、

第1段が前記第1スイッチング素子の第3段に連結されて、第2段と第3段とが共通連結された第3スイッチング素子と、

第1段が前記電流供給ラインに連結されて、第2段が前記第3スイッチング素子の共通段に連結されて、前記共通段を通じて入力される信号に応答して第3段を通じて前記有機電界発光素子に前記電流を提供する第4スイッチング素子と、 を含む有機電界発光パネル。

【請求項19】

前記有機電界発光パネルは一端が前記電流供給ラインに連結されて、他端が前記第3スイッチング素子の共通段に連結されたキャパシタをさらに含むことを特徴とする請求項18に記載の有機電界発光パネル。

【請求項20】

前記電流供給ラインは前記第1方向に配列されることを特徴とする請求項18に記載の 有機電界発光パネル。

【請求項21】

前記第1ないし第2スイッチング素子はNタイプの薄膜トランジスターであり、前記第3及び第4スイッチング素子はPタイプの薄膜トランジスターであることを特徴とする請求項20に記載の有機電界発光パネル。

【請求項22】

前記有機電界発光パネルは第1段が以前のゲートラインに連結され、第2段が前記第4スイッチング素子の第3段に連結されて、前記第1段が以前のゲート信号に応答してオン/オフされて前記第4スイッチング素子を経由する電流を出力する第5スイッチング素子をさらに含むことを特徴とする請求項20に記載の有機電界発光パネル。

【請求項23】

前記第5スイッチング素子はPタイプの薄膜トランジスターであることを特徴とする請求項22に記載の有機電界発光パネル。

【請求項24】

前記電流供給ラインは前記第 2 方向に配列されることを特徴とする請求項 1 8 に記載の有機電界発光パネル。

【請求項25】

前記有機電界発光パネルは基準電圧を伝達するための基準電圧ラインをさらに具備して、前記基準電圧ラインは前記第2スイッチング素子の第2段に連結されて、前記基準電圧を提供することを特徴とする請求項18に記載の有機電界発光パネル。

【請求項26】

前記基準電圧は現在のゲートラインに印加されるゲート信号であることを特徴とする請求項18に記載の有機電界発光パネル。

【請求項27】

前記有機電界発光パネルはライン方向に伸張されて、コラム方向に配列された複数のゲートラインと、コラム方向に伸張されて、ライン方向に配列された隣接する2個のデータラインでコラム方向に配列された複数のピクセルを定義し、

一番目のピクセルを定義する2個のゲートラインのうち最上端に具備されるゲートラインに供給されるゲート信号は最後のピクセルを定義する2個のゲートラインのうち最下端に具備されるゲートラインに供給されるゲート信号と同期することを特徴とする請求項18に記載の有機電界発光パネル。

10

20

30

【請求項28】

前記最上端に具備されるゲートラインは前記最下端に具備されるゲートラインと連結されることを特徴とする請求項27に記載の有機電界発光パネル。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は有機電界発光駆動素子とこれを有する有機電界発光表示パネルに関するものであり、より詳細には駆動用の薄膜トランジスタの特性補償機能を有する有機電界発光駆動素子とこれを有する有機電界発光表示パネルに関するものである。

【背景技術】

[0002]

現在使われる表示装置としては最もたくさん使用されているものとしてプラウン管(CRT)があって、コンピュータ用としては液晶表示装置(Liquid Crystal Display: LCD)の比率がだんだん増加している。しかし、プラウン管の場合には重量および体積が大きく、LCDの場合には明るくない、側面からの視認性が惡い、効率が低いなどの短所を有しており、使用者を完全に満足させることができない実構である。

[0003]

これに伴い現在多くの人々がより安く、効率が高く、薄くて、軽いディスプレー装置を開発するために努力しており、そうした次世代ディスプレー素子として注目されているもののうちのひとつが有機電界発光素子(Or9anic Light Emitting Device:以下、OLEDと称す)である。

[0004]

このようなOLEDは特定有機物または高分子等のElectro Luminescence(EL: 電気を加えた時に光を放出する現象)を利用するものであり、ディスプレー装置に別のパックライト装置を具備しなくてもよいために前記した液晶表示装置(LCD)に比べて薄型化が可能であり、より安くて容易に製作できるとともに、広い視野角と明るい光を出す長所を有しており、これに関する研究が全世界的に熱く進行されている。

[0005]

図1は一般的な有機電界発光駆動素子の一例を説明するための図面である。図2は前記した図1に印加される信号波形を説明するための図面である。

[0006]

図1及び図2に示すように、一般的な有機電界発光駆動素子はゲートとソースがゲートラインとデータラインとの間に各々連結されたスイッチング用の薄膜トランジスタ(Q_8)、一端がスイッチング薄膜トランジスタ(Q_8)のドレーンに連結されたストレージキャパシタ(Cst)、ゲートが前記スイッチング薄膜トランジスタ(Q_8)のドレーンに連結されて、ソースが外部のパイアス電圧(V_{cd})に連結された駆動用の薄膜トランジスタ(Q_D)及び一端が前記駆動用の薄膜トランジスタ(Q_D)のドレーンに連結されて、他端が共通電極電圧(V_{cd})に連結された有機電界発光素子(OLED)で構成される。ここで、前記スイッチング薄膜トランジスタ(Q_B)はゲートに電源が印加されることによってターンオンするNタイプ薄膜トランジスタであり、前記駆動用の薄膜トランジスタ(Q_D)はゲートに電源が印加されることによってターンオフするPタイプ薄膜トランジスタである。

[0007]

動作時に、ゲート信号により前記スイッチング薄膜トランジスタ (Q_8) がターンオンされ、この時に各データ信号が前記駆動用の薄膜トランジスタ (Q_D) のゲート電圧に印加される。この時に前記ゲート電圧は前記ストレージキャパシタ (Cst)により1フレーム間維持される。この時に前記駆動用の薄膜トランジスタ (Q_D) のチャンネルコンダクタンス $(Channel\ c\ onductance)$ は前記駆動用の薄膜トランジスタ (Q_D) に印加されたゲート電圧とソースに該当するパイアス電圧により決定される。そして、前記有機電界発光素子 (OLED)の両端にかかる電圧の大きさは前記パイアス電圧 (Vdd) と前記共通電極電圧 (V_{COM}) との間に印加された電圧が前記駆動用の薄膜トランジスタ (QD) と直列で連結された有機電界発光素子 (OLED)

10

20

30

の電圧分配により決定され、決定された電圧分配に該当する電流が前記有機電界発光素子(OLED)を通じて流れながら前記有機電界発光素子(OLED)が発光するようになる。

[0008]

ここで、各ピクセルに同一なデータ信号が前記スイッチング薄膜トランジスタ (Q_8) を経由して前記駆動用の薄膜トランジスタ (Q_D) のゲートに印加されて各ピクセルの駆動用の薄膜トランジスタ (Q_D) のゲート ソース間の電圧 (V_{G_8}) が同一に決定されるにしても各駆動用の薄膜トランジスタ (Q_D) の特性によって電圧分配が異なり、前記有機電界発光素子(OLED) ら各々に流れる電流が異なる。したがって、各ピクセル別に同一なデータ信号に対して明るさが異なる画質の不均一が発生する問題点がある。

【発明の開示】

10

【発明が解決しようとする課題】

[0009]

本発明の技術的課題は、このような従来の問題点を解決するためのものであり、本発明の目的はピクセルに具備される駆動用の薄膜トランジスタの特性を補償して画質の不均一を解決するための有機電界発光駆動素子を提供することである。

[0010]

また、本発明の他の目的は前記した有機電界発光表示素子を有する有機電界発光表示パネルを提供することである。

【課題を解決するための手段】

[0011]

20

前記した本発明の目的を実現するための一つの特徴による有機電界発光駆動素子は、第1方向に配列された複数のデータラインと前記第1方向とは相異な第2方向に配列された複数のゲートラインにより定義される領域に各々具備されて、一端が共通電極端に連結されて、流れる電流に応答して発光する有機電界発光素子の駆動素子において、第1段に連結されたゲートラインを通じて印加される現在のゲート信号に応答して第2段に連結されたデータラインを通じて印加されるデータ信号を、第3段を通じて出力する第1スイッチング素子と、第1段を通じて印加される以前のゲート信号に応答して第2段に連結された基準電圧を、第3段を通じて出力する第2スイッチング素子と、第1段が前記第1スイッチング素子の第3段に連結されて、第2段と第3段が共通連結された第3スイッチング素子と、第1段が電流供給ラインに連結されて、第2段が前記第3スイッチング素子の共通段に連結されて、第1段が電流共通段を通じて入力される信号に応答して第3段を通じて前記有機電界発光素子に前記電流を提供する第4スイッチング素子とを含んでなされる。

30

40

[0012]

また、前記した本発明の他の目的を実現するための一つの特徴による有機電界発光表示パネルは、第1方向に配列され、データ信号を伝達するデータラインと、前記第1方向とは相異な第2方向に配列されて、ゲート信号を伝達するゲートラインと、パイアス電源を伝達する電流供給ラインと、一端が共通電極端に連結されて、流れる電流の量に応答して発光する有機電界発光素子と、第1段を通じて伝えられる現在のゲート信号に応答して第2段に連結されたデータラインを通じて印加されるデータ信号を、第3段を通じて出力する第1スイッチング素子と、第1段を通じて印加される以前のゲート信号に応答して第2段に連結された基準電圧を、第3段を通じて出力する第2スイッチング素子と、第1段が前記電流供給ラインに連結され、第2段が前記第3スイッチング素子の共通段に連結されて、前記共通段を通じて入力される信号に応答して第3段を通じて前記有機電界発光素子に前記電流を提供する第4スイッチング素子とを含んでなされる。

【発明の効果】

[0013]

このような有機電界発光駆動素子とこれを有する有機電界発光表示パネルによると、各 ピクセルごとにお互い特性が異なる駆動用の薄膜トランプスタに対して同一データ信号に 対して同一電流を流れるようにすることができる。

10

20

40

【発明を実施するための最良の形態】

[0014]

以上のような本発明の目的と別の特徴及び長所などは次に参照する本発明の好適な実施例に対する以下の説明から明確になるであるう。

[0015]

以下、添付した図面を参照して、本発明をより詳細に説明する。

図3は本発明の第1実施例による有機電界発光駆動素子を説明するための図面であり、図4は前記した図3に印加される信号の波形を説明するための図面である。

[0016]

図 8 及び図 4 を参照すると、本発明の第 1 実施例による有機電界発光駆動素子はスイッチング機能を遂行する第 1 薄膜トランジスタ(T1)、第 2 薄膜トランジスタ(T2)、第 3 薄膜トランジスタ(T3)、駆動機能をする第 4 薄膜トランジスタ(T4)、第 5 薄膜トランジスタ(T5)、共通電極電圧(V_{COM})に連結された有機電界発光素子(OLED)及びストレージキャパシタ(Cst)でなされて一つの単位ピクセルを定義し、ゲート信号を伝達するゲートラインと、データ信号を伝達するデータラインに囲まれた領域に配置される。この時に前記電流供給ライン(Vdd)はモリプデンタングステン(MoW)でなされる単一金属層または前記モリプデンタングステン(MoW)層に積層されたアルミニウムネオジウム(AINd)層でなされる二重金属層で形成され、前記データラインを形成する時にデータラインと平行な方向、すなわち、垂直方向に形成され、各電流供給ラインにはゲートラインの数だけ画素が連結される。

[0017]

ここで、一つの単位ピクセルはmXnX3の解像度を有する有機電界発光表示パネル上でP及びP+1番目のデータラインと、9 1及び9番目のゲートラインにより定義されるものとして説明する。また、前記第1及び第2薄膜トランジスタ(T1、T2)各々はそれぞれのゲートに該当薄膜トランジスタのしまい電圧より高いレベルのゲート信号が印加される時にターンオンするNタイプの薄膜トランジスタであり、前記第3ないし第5薄膜トランジスタ(T3、T4、T5)各々はそれぞれのゲートに該当薄膜トランジスタのしまい電圧より低いレベルのゲート信号が印加される時にターン オンするPタイプの薄膜トランジスタである。

[0018]

前記第1薄膜トランジスタ(T1)はゲートが現在のゲートライン(Gq)に連結されて、ソースがデータライン(Dp)に連結され、前記現在のゲートライン(Gq)を通じて印加されるゲート信号に応答してソースを通じて入力されるデータ信号を、ドレーンを通じて前記第3薄膜トランジスタ(T8)に出力する。

[0019]

前記第2薄膜トランジスタ(T2)はゲートが以前のゲートライン(Gq 1)に連結されて、ソースが基準電圧(Vref)を供給する基準電圧ラインに連結されて、以前のゲートラインを通じて印加されるゲート信号に応答してソースを通じて入力される前記基準電圧(V_{REF})を、ドレーンを通じて前記第4薄膜トランジスタ(T4)に出力する。

[0020]

前記第8薄膜トランジスタ(T8)はソースが前記第1薄膜トランジスタ(T1)のドレーンに連結されて、ゲートとドレーンとが共通連結されて前記ストレージキャパシタ(Cst)及び第4薄膜トランジスタ(T4) のゲートに連結されて、前記第1薄膜トランジスタ(T1) がら提供されるデータ電圧を前記第4薄膜トランジスタ(T4)に出力する。

[0021]

前記第4薄膜トランジスタ(T4)はソースがパイアス電圧(Vdd)を供給する前記電流供給ラインに連結されて、ゲートが前記ストレージキャパシタ(Cst)の一端及び前記第3薄膜トランジスタ(T3)のドレーンに連結されて、ドレーンを通じて前記パイアス電圧(Vdd)を出力する。ここで、前記第3薄膜トランジスタ(T3)と第4薄膜トランジスタ(T4)の特性は同一であるか、あるいは類似なものが望ましい。

[0022]

|前 記 第 5 薄 膜 ト ラ ン ダ ス 夕 (T5)は ソ ー ス が 前 記 第 4 薄 膜 ト ラ ン ダ ス タ (T4)の ド レ ー ン に 達

結されて、ゲートが直前のゲートラインに連結されて、直前のゲート信号に応答して前記第4薄膜トランプスタ(T4)を通じて入力される前記パイアス電圧(Vdd)を、ドレーンを通じて出力する。

[0023]

前記ストレージキャパシタ(Cst)は一端が前記第2ないし第4薄膜トランジスタ(T2、T3、T4)のゲートに共通連結されて、他端が前記パイアス電圧(Vdd)に連結されて、前記パイアス電圧(Vdd)を充電している途中で、1フレームの間に充電されたパイアス電圧(Vdd)を前記第4薄膜トランジスタ(T4)のゲートに提供する。

[0024]

前記有機電界発光素子(OLED)は一端が前記第5薄膜トランジスタ(T5)のドレーンに連結されて、他端が前記共通電極電圧(V_{COH})に連結されて、前記第5薄膜トランジスタ(T5)を通じて入力される信号、望ましくは電流に応答して光を出射する。

[0025]

すると、添付する図面を参照して、本発明の第1実施例による有機電界発光駆動素子の動作をより詳細に説明する。

[0026]

図5及び図6は前記した図8の動作を図式的に説明するための図面である。特に、図5は以前のゲートラインにゲート信号が印加される時の動作を図式的に説明するための図面であり、図6は現在のゲートラインにゲート信号が印加される時の動作を図式的に説明するための図面である。

[0027]

図5に示すように、直前のゲートラインを選択するゲート信号が印加されることによって前記第1及び第8ないし第5薄膜トランジスタ(T1、T8、T4、T5)はターン オフ状態を維持し、前記第2薄膜トランジスタ(T2)はターン オンされて前記第4薄膜トランジスタ(T4)のゲートには前記基準電圧ラインがら提供される基準電圧(Vref)が印加される。この時の基準電圧(Vref)は下記の式1の条件を満足することが望ましい。

[0028]

 $[V_{\text{gate off}}(T_1)] \leq V_{\text{ref}} \leq [V_{\text{data}}, n_{\text{in}} + V_{\text{th}}(T_3)] \cdot \cdot \cdot ($ $\exists 1$)

ここで、前記 $V_{9ate\ off(T1)}$ は第1薄膜トランジスタ(T1)のゲートオフ電圧であり、前記 $V_{data,\ min}$ はデータライン(DP)に印加されるデータ電圧の最小値であり、前記 $V_{th(T8)}$ は第3薄膜トランジスタ(T8)のしまり電圧であり、負(Ne9ative)の電圧である。

[0029]

3.

続いて、図 6 に示すように、現在のゲートラインを選択するゲート信号が印加されることによって、前記第 1 薄膜トランジスタ (T1) は ターン オンされてソースを通じて印加されるデータ電圧をドレーンに連結された前記第 3 薄膜トランジスタ (T3) に提供する。この時、前記ストレージキャバシタ (Cst) には電荷が充電されて前記第 3 薄膜トランジスタ (T3) のゲートにはハイレベルが印加されるために前記第 3 薄膜トランジスタ (T3) はターン オンされて前記第 1 薄膜トランジスタ (T1) を経由するデータ電圧を前記第 4 薄膜トランジスタ (T4) のゲートに提供する。この時、前記第 4 薄膜トランジスタ (T4) に流れる電流の大きさを決定する実質的なゲート ソース電圧 (T4) は下記の式2のようにある。 (T4) に (T4) = (T4) = (T4) + (T4) + (T4) ・・・(式2)

っこで、前記第4薄膜トランジスタ(T4)のゲート ソース電圧は、前記第4薄膜トランジスタ(T4)のゲート電圧とパイアス電圧(Vdd)の差電圧であるために、下記の式3のようにな

V9s(T4) = V9(T4) Vdd···(式3)

また、前記第4薄膜トランジスタ(T4)のゲート電圧は、データ電圧と前記第8薄膜トランジスタ(T8)とのしまい電圧(Vth)間の差電圧であり、前記第8薄膜トランジスタ(T8)のしまい電圧($V_{th(T3)}$)は負の電圧であるために、下記の式4のようになる。

$V_{9(T_4)} = V data + V th_{(T_3)} \cdot \cdot \cdot \cdot (\mathbf{A})$

また、 前記 第 3 薄 膜 ト ラ ン シ ス タ(T3)と 第 4 薄 膜 ト ラ ン シ ス タ(T4)の 特 性 は 同 ー な も の と

10

30

20

40

して仮定したために、前記第8薄膜トランプスタ(T8)のしまい電圧(Vth)は下記の式5のように前記第4薄膜トランプスタ(T4) のしまい電圧(Vth)と同一である。

 $V th_{(T3)} = V th_{(T4)} \cdot \cdot \cdot \cdot (式5)$

したがって、前記の式2ないし式5を基に前記した式3を再び整理すると、前記第4薄膜トランデスタ(T4)に流れる電流の大きさを決定する実質的なゲート ソース電圧[V9s' $_{(T4)}$] は下記の式6のようになる。

V9s' (T4) = Vdata Vdd···(式6)

前記の式6に記載したように、前記第4薄膜トランジスタ(T4)に流れる電流の大きさを決定する実質的なゲート ソース電圧[V9 $s^*_{(T4)}$]は前記データライン(DP)を通じて印加されるデータ電圧(Vdata)と外部の電流供給ラインを通じて印加されるパイアス電圧(Vdd)の差電圧であることを確認することができる。

[0030]

したがって、すべてのピクセルに具備されて駆動動作を遂行する前記第4薄膜トランジスタ(T4)が検出する実質的なゲート ソース電圧 $[V9s]_{(T4)}$]は前記データライン(DP)を経由して印加されるデータ電圧(Vdata)と外部で電流供給ラインを経由して印加されるパイアス電圧(Vdd)の大きさに関連が有り、前記第4薄膜トランジスタ(T4)のしきい電圧(Vth)とは関連が無いことを確認することができる。

[0031]

以上で説明したように、前記第3薄膜トランジスタ(T8)と第4薄膜トランジスタ(T4)の特性が同一または類似であるという仮定下で本発明は各ピクセルごとに特性が異なる第4薄膜トランジスタ(T4)のしまい電圧(Vth)を補償することにより、各ピクセルごとにお互い特性が異なる駆動用の薄膜トランジスタ(第4薄膜トランジスタ(T4)に該当)に対して同一データ信号に対して同一電流を流れるようにすることができる。

[0032]

以上では単位ピクセルに基準電圧を提供するために別の基準電圧ラインを具備すること を説明したが、前記した基準電圧ラインを省略しても具現することができる。

[0033]

図7は本発明の第2実施例による有機電界発光駆動素子を説明するための図面であり、特に単位じクセルに提供される基準電圧を以後のゲートラインに印加されるゲート信号として利用する有機電界発光駆動素子を図示する。

[0034]

図7を参照すると、本発明の第2実施例による有機電界発光駆動素子はスイッチング機能を遂行する第1薄膜トランジスタ(T1)、第2薄膜トランジスタ(T2)、第3薄膜トランジスタ(T3)、駆動機能をする第4薄膜トランジスタ(T4)、第5薄膜トランジスタ(T5)、共通電極電圧(V_{COM})に連結された有機電界発光素子(OLED)、ストレージキャパシタ(Cst)でなされて一つの単位ピクセルを形成し、ゲート信号を伝達するゲートラインと、データ信号を伝達するデータラインに囲まれた領域に配置される。前記した図3と比較する時に同一構成要素に対しては同一な図面番号を付与して、その説明は省略する。ここで、前記基準電圧(Vref)は現在のゲートライン(Gq)を通じて印加されるゲート信号である。

[0035]

動作時、以前のゲートラインにゲート信号が印加されることによって前記第1及び第8ないし第5薄膜トランジスタ(T1、T8、T4、T5)はターン オフ状態を維持し、前記第2薄膜トランジスタ(T2)はターン オンされて前記第4薄膜トランジスタ(T4)のゲートにはオフレベルの基準電圧(Vref)が印加される。この時の前記基準電圧(Vref)は現在のゲートラインに印加されるゲート信号であるためにオフレベルである。

[0036]

一方、現在のゲートラインにゲート信号が印加されることによって前記第1薄膜トランジスタはターン オンされてソースを通じて印加されるデータ電圧をドレーンに連結された前記第3薄膜トランジスタに提供する。この時、前記ストレージキャバシタ(Cst)には電荷が充電されて前記第3薄膜トランジスタ(T3)のゲートにはハイレベルが印加されるため

10

20

30

40

10

30

50

に前記第3薄膜トランプスタ(T3)はターン オンされて前記第1薄膜トランプスタ(T1)を経由するデータ電圧を前記第4薄膜トランプスタ(T4)のゲートに提供する。

[0037]

以上で説明したように、本発明の第2実施例によると現在のピクセルを駆動するために現在のゲートラインには常にハイレベルのゲート信号が印加されるために別の基準電圧ラインを具備しなくても前記第2薄膜トランジスタ(T2)に基準電圧(Vref)を提供することができる。

[0038]

図8は本発明の第8実施例による有機電界発光駆動素子を説明するための図面であり、特に前記した図8で第5薄膜トランジスタを省略した例である。

[0039]

図8を参照すると、本発明の第3実施例による有機電界発光駆動素子はスイッチング機能を遂行する第1薄膜トランジスタ(T1)、第2薄膜トランジスタ(T2)、第3薄膜トランジスタ(T3)、駆動機能をする第4薄膜トランジスタ(T4)、共通電極電圧(V_{COM})に連結された有機電界発光素子(OLED)及びストレージキャパシタ(Cst)でなされて一つの単位ピクセルを形成し、ゲート信号を伝達するゲートラインと、データ信号を伝達するデータラインに囲まれた領域に配置される。前記した図3と比較する時に同一な構成要素に対しては同一な図面番号を付与して、その説明は省略する。

[0040]

動作時、以前のゲートラインにゲート信号が印加されることによって前記第1、第8及び第4薄膜トランジスタ(T1、T8、T4)はターン オフ状態を維持して、前記第2薄膜トランジスタ(T2)はターン オンされて前記第4薄膜トランジスタ(T4)のゲートには基準電圧ライン から提供される基準電圧(Vref)が印加される。この時、前記基準電圧(Vref)は前記した式1で示す通りである。

[0041]

一方、現在のゲートラインにゲート信号が印加されることによって前記第1薄膜トランジスタ(T1)はターン オンされてソースを通じて印加されるデータ電圧をドレーンに連結された第3薄膜トランジスタ(T3)に提供する。この時、前記ストレージキャパシタ(Cst)には電荷が充電されて前記第3薄膜トランジスタ(T3)のゲートにはハイレベルが印加されるために前記第3薄膜トランジスタ(T3)はターン オンされて前記第1薄膜トランジスタ(T1)を経由するデータ電圧を前記第4薄膜トランジスタ(T4)のゲートに提供する。

[0042]

以上で説明したように、本発明の第8実施例によると第4薄膜トランジスタに連結された 第5薄膜トランジスタを省略しても各ピクセルごとに特性が異なる第4薄膜トランジスタ(T 4)のしきい電圧(Vth)を補償することにより、各ピクセルごとにお互い特性が異なる駆動 用の薄膜トランジスタ(第4薄膜トランジスタ(T4)に該当)に対して同一データ信号に対し て同一電流が流れるようにすることができる。

[0043]

一方、前記した本発明の第1ないし第3実施例では現在のピクセルを駆動するために必ず 以前のゲートラインが存在しなければならない。すると、前記した本発明の第1ないし第3 実施例を有機電界発光表示パネルに実際に適用する時の一例に対して添付する図面を参照 して簡略に説明する。

[0044]

図9は前記した図3の有機電界発光駆動素子を採用した有機電界発光表示パネルの一例を説明するための図面である。

[0045]

図9に示すように、本発明の一実施例による有機電界発光表示パネルはコラム方向にn個のピクセルを具備し、前記n個のピクセルに走査信号であるゲート信号を順次に提供するためにn個のゲートラインを具備する。この時、実質的に画面駆動に利用されるn個のゲートライン、すなわち第1ないし第n番目のゲートライン(G1、G2、 、Gn 1、Gn)の以外に

前記第1ゲートライン(G1)に具備される前記第2及び第5薄膜トランジスタ(T2、T5)のゲートにゲート信号を印加するためのダミーゲートライン(G0)をさらに具備して、前記ダミーゲートライン(G0)は前記n番目のゲートライン(Gn)と同期させる。

[0046]

このように前記ダミーゲートライン(GO)と最終段のゲートライン(Gn)とを同期のために連結することにより前記ダミーゲートライン(GO)がフローティング状態で残されることを回避することができる。

[0047]

一方、図示しなかったが前記したダミーゲートラインと最終段のゲートラインとの連結なしにされてれのゲートラインにゲート信号を提供するゲートドライパーから別のゲート信号をさらに提供することができる。なせなら、通例的にn個のゲートラインを駆動するためには前記ゲートドライパーがn個のゲート信号を順次にゲートラインに提供するが、この時に前記最終段のゲートラインにゲート信号を印加しながらこれと同時に前記ダミーゲートラインにゲート信号を印加することにより前記ダミーゲートラインがフローティンゲ状態で残されることを回避できる。

[0048]

以上の本発明の第1ないし第3実施例では、一つのピクセルを横方向に伸張されて、縦方向に隣接して配列されるゲートラインと、縦方向に伸張されて、横方向に隣接して配列されるデータラインにより定義し、前記データラインと平行するように縦方向に伸張されて、横方向に配列される電流供給ラインと連結された駆動用の薄膜トランジスタ(すなわち、第4薄膜トランジスタ(T4))のしまい電圧を補償することを説明した。

[0049]

しかし、前記電流供給ラインが前記データラインと平行になるとクロストークが発生する危険がある。すなわち、電流供給ラインが縦方向に伸張された時に一番目のピクセルにはフルレベルのパイアス電圧が印加されるが、だんだん下位ピクセルにありて行くほどレベル低減されたパイアス電圧が印加される。その結果、一番目のピクセルに配列される第4薄膜トランジスタのゲート ソース間の電圧(V_{9 s 1}(14))から最後の番目であるn番目のピクセルに配列される第4薄膜トランジスタのゲート ソース電圧の差により同一レベルのデータ電圧が隣接するそれぞれのピクセルに各々印加されるにしても、それぞれのピクセルに具備される第4薄膜トランジスタのソースで感じる電圧差が発生するので下位ピクセルにありて行くほどクロストークがひどく発生する。このようなクロストークは結果的に画質の惡影響を誘発するようになる。

[0050]

前記したクロストークの発生を減らすための変形例に対して後述する図面を参照して説明する。

[0051]

図10は本発明の第4実施例による有機電界発光駆動素子を説明するための図面である。特に、電流供給ラインの伸張方向をゲートラインの伸張方向と平行するように具現した例を図示する。

[0052]

図10に示すように、本発明の第4実施例による有機電界発光駆動素子はスイッチング機能を遂行する第1薄膜トランジスタ(T1)、第2薄膜トランジスタ(T2)、第3薄膜トランジスタ(T3)、駆動機能をする第4薄膜トランジスタ(T4)、第5薄膜トランジスタ(T5)、共通電極圧(V_{COM})に連結された有機電界発光素子(OLED)及びストレージキャバシタ(Cst)でなされて一つの単位ピクセルを形成して、ゲート信号を伝達するゲートラインと、データ信号を伝達するデータラインに囲まれた領域に配置される。前記した図3と比較する時に同一な構成要素に対しては同一図面番号を付与して、その説明は省略する。ここで、第5薄膜トランジスタ(T5)のゲートは現在のゲートライン(Gq)に連結されて現在のゲート信号に応答してオン/オフされる。

40

10

[0053]

動作時、直前のゲートライン(Gq 1)にゲート信号が印加されることによって前記第1、第3及び第4薄膜トランジスタ(T1、T3、T4)はターン オフ状態を維持し、前記第2及び第5薄膜トランジスタ(T2)はターン オンされて、前記第4薄膜トランジスタ(T4)のゲートには基準電圧ラインから提供される基準電圧(Vref)が印加される。この時、前記基準電圧(Vref)は前記した式1で示す通りである。

[0054]

一方、現在のゲートライン(Gq)にゲート信号が印加されることによって前記第1薄膜トランジスタ(T1)はターン オンされてソースを通じてデータライン(DP)から印加されるデータ電圧をドレーンに連結された前記第3薄膜トランジスタ(T8)に提供する。この時、前記ストレージキャバシタ(Cst)には電荷が充電されて前記第3薄膜トランジスタ(T8)のゲートにはハイレベルが印加されるために前記第3薄膜トランジスタ(T8)はターン オンされて前記第1薄膜トランジスタ(T1)を経由するデータ電圧を前記第4薄膜トランジスタ(T4)のゲートに提供する。

[0055]

以上で説明したように、本発明の第4実施例によると駆動機能を遂行する第4薄膜トランジスタに所定のバイアス電圧を印加する電流供給ラインをゲートラインと平行するように構成しても前記第4薄膜トランジスタの特性を補償できるだけでなく、縦方向に配列されたピクセル間のクロストークを除去できる。

[0056]

図11は本発明の第5実施例による有機電界発光駆動素子を説明するための図面である。特に、電流供給ラインの伸張方向をゲートラインの伸張方向と平行するように具現しながらも別の薄膜トランジスタをさらに具備した例を図示する。

[0057]

図11に示すように、本発明の第5実施例による有機電界発光駆動素子はスイッチング機能を遂行する第1薄膜トランシスタ(T1)、第2薄膜トランシスタ(T2)、第3薄膜トランシスタ(T3)、駆動機能をする第4薄膜トランシスタ(T4)、第5薄膜トランシスタ(T5)、第6薄膜トランシスタ(T6)、共通電極電圧(V_{COM})に連結された有機電界発光素子(OLED)及びストレージキャバシタ(Cst)でなされて一つの単位ピクセルを形成して、ゲート信号を伝達するゲートラインと、データ信号を伝達するデータラインに囲まれた領域に配置される。

[0058]

図10と比較する時、同一構成要素に対しては同一図面番号を付与して、その説明は省略する。ここで、第5薄膜トランジスタ(T5)はPタイプの薄膜トランジスタであり、ゲートは以前のゲートライン(Gq 1)に連結されて以前のゲート信号に応答してオン/オフされる

[0059]

また、第6薄膜トランプスタ(T6)はNタイプの薄膜トランプスタであり、ソースは前記第5薄膜トランプスタ(T5)のドレーンに連結されて、ドレーンは有機電界発光素子(OLED)に連結され、ゲートは現在のゲートライン(Gq)に連結されて現在のゲート信号に応答してオン/オフする。

[0060]

動作時、以前のゲートライン(Gq 1)にゲート信号が印加されることによって前記第1、第3、第4、第5、第6薄膜トランシスタ(T1、T3、T4、T5、T6)はターン オフ状態を維持し、前記第2薄膜トランシスタ(T2)はターン オンされて、前記第4薄膜トランシスタ(T4)のゲートには基準電圧ラインから提供される基準電圧(Vref)が印加される。この時の基準電圧(Vref)は前記した式1で示す通りである。

[0061]

一方、現在のゲートライン(Gq)にゲート信号が印加されることによって前記第1薄膜トランジスタ(T1)はターン オンされてソースを通じてデータライン(DP)がら印加されるデータ電圧をドレーンに連結された第3薄膜トランジスタ(T3)に提供する。この時、前記ス

20

10

40

30

トレージキャパシタ(Cst)には電荷が充電されて前記第8薄膜トランジスタ(T8)のゲートにはハイレベルが印加されるために前記第8薄膜トランジスタ(T8) はターン オンされて前記第1薄膜トランジスタ(T1)を経由するデータ電圧を前記第4薄膜トランジスタ(T4)のゲートに提供する。

[0062]

以上で説明したように、本発明の第5実施例によると駆動機能を遂行する第4薄膜トランジスタに所定のパイアス電圧を印加する電流供給ラインをゲートラインと平行になるように構成して、現在のゲート信号にオン/オフ応答する別の薄膜トランジスタを有機電界発光素子の入力端に構成しても前記第4薄膜トランジスタの特性を補償できるだけでなく、縦方向に配列されたピクセル間のクロストークを除去できる。

[0063]

以上で説明したように、本発明の第1ないし第5実施例では一つの単位ピクセルに具備される前記第1及び第2薄膜トランジスタをNタイプの薄膜トランジスタで具現して、前記第8ないし第5薄膜トランジスタをPタイプの薄膜トランジスタで具現する一例を中心に説明した。しかし、一般的に薄膜トランジスタがスイッチング動作を遂行する点を勘案すると後述する図12のように、一つの単位ピクセルに具備される第1ないし第4薄膜トランジスタをPタイプの薄膜トランジスタで具現して、第5薄膜トランジスタをNタイプの薄膜トランジスタで具現することができる。

[0064]

図12は本発明の第6実施例による有機電界発光駆動素子を説明するための図面であり、図13は前記した図12に印加される信号の波形を説明するための図面である。

[0065]

図12を参照すると、本発明の第6実施例による有機電界発光駆動素子はスイッチング機能をする第1薄膜トランジスタ(T21)、第2薄膜トランジスタ(T22)、第3薄膜トランジスタ(T25)、有機電界発光素子(OLED)及びストレージキャパシタ(Cst)でなされて一つの単位ピクセルを形成し、ゲート信号を伝達するゲートラインと、データ信号を伝達するデータラインに囲まれた領域に配置される。ここで、前記第1ないし第4薄膜トランジスタ(T21、T22、T23、T24)各々は該当薄膜トランジスタのゲートにしまい電圧より低いレベルのゲート信号が印加される時、ターン オンするPタイプの薄膜トランジスタであり、前記第5薄膜トランジスタ(T25)は該当薄膜トランジスタのゲートにしまい電圧より高いレベルのゲート信号が印加される時にターン オンするNタイプの薄膜トランジスタである。

[0066]

この時、前記ゲートラインに印加されるゲート信号は図18に図示したように、反転されたゲート信号である。すなわち、前記第1薄膜トランジスタ(T21)がPタイプの薄膜トランジスタであるために前記ゲートラインを選択するゲート信号がアクティブハイである時には前記ゲートラインが非活性状態を維持していて、前記ゲート信号がアクティブローである時には前記ゲートラインを活性状態で維持するようになる。このように、反転されたゲート信号を、有機電界発光駆動素子を採用する有機電界発光表示パネルに提供するためにはゲート信号を順次に出力するゲートドライバー(図示せず)に一種の反転器をさらに具備させることによって具現が可能である。

[0067]

動作時、以前のゲートライン(Gq 1)を選択するローレベルのゲート信号が印加されることによって前記第1及び第3ないし第5薄膜トランジスタ(T21、T23、T24、T25)はターン オフ状態を維持し、前記第2薄膜トランジスタ(T22)はターン オンされて前記第4薄膜トランジスタ(T24)のゲートには基準電圧(Vref)が印加される。この時、前記基準電圧(Vref)は下記の式7と式8の条件を同時に満足することが望ましい。

[0068]

Vref (V_{9ate off(T21)}···(式7)

ここで、前記V_{9 a teoff(T21)}は前記第1薄膜トランジスタ(T21)のゲートオフ電圧であ

10

20

30

7.

[0069]

Vref([Vdata, min + Vth(T28)]···(式8)

ってで、前記 $V_{data, min}$ は前記データライン(DP)に印加されるデータ電圧の最小値であり、前記 $V_{th(T23)}$ は前記第8薄膜トランジスタ(T23)のしまい電圧である。

[0070]

続いて、現在のゲートラインを選択するローレベルのゲート信号が印加されることによって、前記第1薄膜トランジスタ(T21)はターン オンされてソースを通じて印加されるデータ電圧をドレーンに連結された前記第3薄膜トランジスタ(T23)に提供する。この時、前記ストレージキャパシタ(Cst)には電荷が充電されて前記第3薄膜トランジスタ(T23)はターン オンさートにはハイレベルが印加されるために前記第3薄膜トランジスタ(T23)はターン オンされて前記第1薄膜トランジスタ(T21)を経由するデータ電圧を前記第4薄膜トランジスタ(T24)に流れる電流の大きさを決定する実質的なゲート ソース電圧[V9s'(T24)]は下記の式9のようになる。

[0071]

 $V9S^{\prime}_{(124)} = V9S_{(124)} + Vth_{(124)} \cdot \cdot \cdot (39)$

ここで、前記第4薄膜トランジスタ(T24)のゲート ソース電圧は前記第4薄膜トランジスタ(T24)のゲート電圧とバイアス電圧(Vdd)の差電圧であるから下記の式10のようになる。 【0072】

V9s(T24) = V9(T24) Vdd···(式10)

ここで、前記第4薄膜トランジスタ(T24)のゲート電圧は前記データ電圧と前記第8薄膜トランジスタ(T28)のしきい電圧(Vth)と間の差電圧であるから下記の式11のようになる。

また、前記第3薄膜トランプスタ(T23)と第4薄膜トランプスタ(T24)との特性は同一であると仮定したために、前記第3薄膜トランプスタ(T23)のしまい電圧(Vth)は下記の式12のように前記第4薄膜トランプスタ(T24)のしまい電圧(Vth)と同一である。

したがって、前記した式10ないし式12を基に前記した式9を再び整理すると、下記する式13のようになる。

V9s' (↑24) = Vdata Vdd···(式13)

前記した式18に記載したように、前記第4薄膜トランジスタ(T24)に流れる電流の大きさを決定する実質的なケート ソース電圧[V9s' $_{(T24)}$]は前記データライン(DP)を通じて印加される前記データ電圧(Vdata)と外部の電流供給ラインを通じて印加されるパイアス電圧(Vdd)の差電圧であることを確認することができる。

[0073]

したがって、あらゆるピクセルに具備されて駆動動作を遂行する第4薄膜トランジスタ(T24)が感じる実質的なゲート ソース電圧[V9s'(T24)]は前記データライン(DP)を経由して印加されるデータ電圧(Vdata)と外部で電流供給ラインを経由して印加されるパイアス電圧(Vdd)の大きさのみに関係が有り、前記第4薄膜トランジスタ(T24)のしまり電圧(Vth)とは関係が無いことを確認することができる。

[0074]

以上で説明したように、本発明は各ピクセルごとに特性が異なる第4薄膜トランジスタ(T4)のしまい電圧(Vth)を補償することにより、各ピクセルごとにお互い特性が異なる駆動用の薄膜トランジスタ(第4薄膜トランジスタ(T24)に該当)に対して同一データ信号に対して同一電流が流れるようにすることができる。この時、単位ピクセルに具備されてスイッチング用の薄膜トランジスタ(T1)を通じて伝えられるデータ信号を伝達する前記第3薄膜トランジスタ(T3)と前記電流供給ライン(Vdd)に連結される駆動用の薄膜トランジスタである前記第4薄膜トランジスタ(T4)の特性が同一または類似であることを条件とする。

[0075]

40

10

20

10

40

50

一方、一般的に前記した薄膜トランデスタは多層で構成されて半導体層、絶縁層、保護層及び電極層に分けられる。ここで、半導体層としてはアモルファス シリコン(Amorphous Silicon)またはポリシリコン(Poly silicon)等が使われて、絶縁層としてはシリコン窒化膜(SiNX)、シリコン酸化膜(SiO $_2$)、酸化アルミニウム(Al $_2$ O $_3$)、タンタルオキサイド(TaOX)等が使われて、保護層としては透明有機絶縁物質または絶縁物質が利用でき、電極層としてはアルミニウム(Al)、クロム(Cr)、モリプデン(Mo)等の金属導電性物質が一般的に用いられる。これら各要素による物質らは蒸着装置(Deposition Apparatus)すなわち、スパッタリング(Sputtering)装置、化学気相蒸着(Chemical vapor deposition : CVD)装置などを使用して成膜した後にリソグラフィ(Lithography)技術を駆使して素子の各要素で形成される。

[0076]

[0077]

[0078]

このように構成された各構成層のうち前記半導体層は電子が流れる伝導チャンネルとして役割をして、前記電極層はソース電極、ドレーン電極及びゲート電極で構成される。この時、ソース電極は前記半導体層に信号電圧を印加する手段であり、前記ソース電極は前記半導体層を通じて信号電圧を前記ドレーン電極に放出する手段であり、前記ゲート電極は前記ソース電極で前記ドレーン電極に電流の流れをスイッチングする手段である。

したがって、前記した薄膜トランジスタはスイッチング素子として使用するようになって、アクティブマトリックスタイプの有機電界発光表示装置のためのスイッチング要素として応用される。このようなアクティブマトリックス有機電界発光表示装置はセレン化カドミウム(CdSe)、水素化されたアモルファス シリコン(a-Si:H)、ポリクリスタルラインシリコン(Poly crystalline silicon: Poly Si)が半導体層として使われた薄膜トランジスタを使用することによって成功的な構成が可能になった。

このように、前記薄膜トランジスタの半導体層として使われる物質のうちアモルファスシリコンは工程が簡単であり、低温で処理されることができるために、既にソーラーセル(Solar cell)のような大面積素子の製作に使われている。また、アモルファスシリコンを利用した素子の製作工程は最大温度が850℃程度の低温処理システムで単独に行なわれることができるために製作が便利である。しかし、実際に前記アモルファスシリコン内での低い電子移動度は薄膜トランジスタのスイッチングの動作特性に妨害の要因として作用し、また、高速で薄膜トランジスタを制御する駆動回路素子(Drive circuitry)と薄膜トランジスタの栽合を難しくする短所がある。これに反して、ポリシリコンを半導体層として使用した薄膜トランジスタはアクティブマトリックス有機電界発光表示装置に適当である

[0079]

前記ポリシリコンで製造される薄膜トランジスタは新しい処理段階が必要であるが、代リにアクティブマトリックス有機電界発光表示装置内のスイッチング素子としてアモルファスシリコンより何倍も速い応答速度を有している。また、幅広く使われるアモルファス薄膜トランジスタに比較してポリシリコンの最も大きい長所は高い電界効果移動度を有していることである。前記した電界効果移動度は薄膜トランジスタのスイッチング速度を決定し、アモルファスシリコンより数100倍速い。

このような差は前記ポリシリコンがいろいろな結晶粒(Grain)で構成されて、前記アモルファスシリコンよりは欠陥が少ないという点に起因する。したがって、ポリシリコンは大面積スクリーンを有する次世代有機電界発光表示装置のためのスイッチングだけでなく、駆動回路の一体化が可能な素子として期待される。

[0081]

[0080]

前記したポリシリコンを結晶化する方法としては高温でアモルファスシリコンを結晶化するSPC(Solid Phase crystallization)方法、アモルファスシリコン上に金属を蒸着して熱を加えることで結晶化するMIC(Metal induced crystallization)方法、レーザーを使用

10

20

30

40

50

して結晶化するエキシマレーサーアニール(Excimer laser annealing)方法などがある。 【0082】

前記レーザー(laser)を使用する方法は低温工程処理が可能で低価格のガラス基板を使用できるために価格の競争力面で優秀である。特に、エキシマレーザーアニール方法として製造された薄膜トランジスタは高速の移動速度を有するようになることで素子の動作特性が良い長所がある。

[0088]

前記したレーザーを利用してアモルファスタイプの薄膜トランジスタを結晶化してポリシリコンタイプの薄膜トランジスタとして変形する例を図面を参照して簡略に説明する。 【0084】

図14と図15は本発明による第3及び第4薄膜トランジスタの製造方法を説明するための図面である。特に、同一の平面上で前記第3薄膜トランジスタ(T3)と第4薄膜トランジスタ(T4)を形成する時、レーザースキャンを利用してアモルファスタイプの薄膜トランジスタを結晶化させてポリシリコンタイプに変更するのに適合な製造方法を説明するための図面である。

[0085]

図14を参照すると、ガラス基板の同一の平面上にアモルファスタイプの前記第3薄膜トランジスタ(T3)と第4薄膜トランジスタ(T4)とを各々形成する。この時、前記第3及び第4薄膜トランジスタ(T3、T4)のゲートライン形成方向はお互いに平行であり、アクティプ層の上部に形成される前記第3及び第4薄膜トランジスタ(T3、T4)のそれぞれのソースとドレーンの配列を前記ゲートライン形成方向、すなわちレーザースキャン方向(Laser Scan Direction)と垂直な方向に形成する。その結果、前記アモルファスタイプの薄膜トランジスタを、レーザーを通じて結晶化してポリシリコンタイプの薄膜トランジスタに変形することができる。

[0086]

一方、図14を参照すると、ガラス基板の同一の平面上にアモルファスタイプの前記第3薄膜トランジスタ(T3)と第4薄膜トランジスタ(T4)を各々形成する。この時、前記第3及び第4薄膜トランジスタ(T3、T4)のゲートライン形成方向は任意の仮想線上に同一に配置され、前記第3及び第4薄膜トランジスタ(T3、T4)のそれぞれのソースとドレーンの配列を前記ゲートライン形成方向、すなわちレーザースキャン方向と平行になるように形成する。その結果、前記アモルファスタイプの薄膜トランジスタを、レーザーを通りて結晶化してポリ シリコンタイプの薄膜トランジスタに変形することができる。

[0087]

結晶化の動作時、前記基板上にレーザーピームパターンを形成するためのマスクと前記マスクのパターンを縮小して前記基板上に露光するための投影レンズを構成してレーザーアニールを開始する。より詳細には、まず一定手段により前記レーザーピームを均一化させて、前記マスクを通じて前記基板上に形成されるピームの形態を決定する。続いて、XYストージ上に置かれた前記基板を移動させるか、または前記レーザーピームを移動させながら前記レーザーピームを通じて前記アモルファスタイプの薄膜トランジスタを結晶化して前記ポリシリコンタイプの薄膜トランジスタを形成する。

[0088]

図 1 6 は前記した図 3 の 有機電界発光駆動素子の平面図を説明するための図面であり、図 1 7 及び図 1 8 は前記した図 1 6 の A A'線、B B'線による有機電界発光表示装置 それ でれの断面図である。ここで、図面符号 10 はガラス、石英、サファイアのような絶縁基板、20 は 遮断膜 (blocking layer)、30 はゲート絶縁膜、40 は 層間絶縁膜 (Inter Layer Diele ctric、ILD)、50 はパッシペーション (Passivation layer)膜である。

[0089]

図16ないし18を参照すると、本発明による有機電界発光表示装置はガラス基板10上にシリコン酸化物をプラズマ化学気相蒸着(Plasma enhanced chemical vapor deposition

: PECVD)方法により概略 2000人の厚さで蒸着された遮断膜 20上に形成された5個の薄膜トランジスタ(T1、T2、T3、T4、T5)と1個のストレージキャパシタC、そして5個の配線(Gn 1、Gn、DL、Vdd、 V_{REF})で構成される。この時、遮断膜 20はポリシリコン膜に変更するための非晶質シリコン膜の結晶化間に熱損失を防止するためである。

[0090]

また、一つの単位じクセルは第1方向に伸張される第1及び第2ゲートライン(Gn 1、Gn) と、前記第1方向とは相異な第2方向に伸張されるデータライン(DL)及び電流供給ライン(Vdd)により定義されて、基準電圧ライン(V_{REF})は前記第1方向に伸張されて前記単位じクセルの中間に配置される。

[0091]

より詳細には、前記第1ゲートライン(Gn 1)は直前コラムのピクセルに具備される第1薄膜トランジスタ(T1)をオン/オフしてデータライン(DL)を通じて初期データ電圧及び階調データ電圧を印加する役割と共に現在コラムのピクセルに具備される前記第2薄膜トランジスタ(T2)と第5薄膜トランジスタ(T5)をオン/オフする役割をする。

[0092]

また、前記第2ゲートライン(Gn)は現在コラムのピクセルに具備されてスイッチング機能をする前記第1薄膜トランジスタ(T1)をオン/オフして前記データライン(DL)を通じて初期データ電圧及び階調データ電圧を印加する役割と共に次のコラムのピクセルに具備される前記第2薄膜トランジスタ(T2)と第5薄膜トランジスタ(T5)をオン/オフする役割をする。また、前記電流供給ライン(Vdd)にはディスプレー信号の最大値が直流状態で一定に印加される。また、前記基準電圧ライン(VREF)は外部から供給される基準電圧を前記第2薄膜トランジスタ(T2)に供給する。

[0093]

前記第1薄膜トランジスタ(T1)は前記第2ゲートライン(Gn)とデータライン(DL)の交差点付近に配置された第1アクティブパターン110と、前記第2ゲートライン(Gn)から延長されて前記第1アクティブパターン110上を過ぎて行くゲート電極112と、前記データライン(DL)から延長されてゲート電極112の一側の第1アクティブパターン110と接触するソース電極114と、せして前記ゲート電極112の他側の第1アクティブパターン110と接触する第1ドレーン電極116とを含む。ここで、前記第1薄膜トランジスタ(T1)のゲート電極は前記第2ゲートライン(Gn)と連結されて、前記第1ソース電極は前記データライン(DL)と連結される

[0094]

前記第2薄膜トランジスタ(T2)は第2アクティプパターン120と、第1ゲートライン(Gn 1) から延長されて前記第2アクティプパターン120上を経るゲート電極122と、前記基準電圧 ライン(V_{REF})から延長されて前記ゲート電極122ー側の第2アクティプパターン120と接触 するソース電極124と、そして前記ゲート電極122の他側の第2アクティプパターン120と接触 触するドレーン電極126とを含む。

[0095]

前記第3薄膜トランデスタ(T3)は第1アクティブパターン110と、前記第1ゲートライン(Gn)の形成時に形成されたメタルライン(Gn)から延長されて前記第1アクティブパターン10上を過ぎて行くゲート電極132と、前記基準電圧ライン(V_{REF})から延長されて前記ゲート電極132の一側の第1アクティブパターン110と接触するソース電極134と、やして前記ゲート電極132の他側の第1アクティブパターン110と接触するドレーン電極136とを含む。【0096】

前記第4薄膜トランジスタ(T4)は第3アクティブパターン140と、前記メタルライン(G_M) から延長されて前記第3アクティブパターン140上を過ぎて行くゲート電極142と、前記基 準電圧ライン(V_{REF})から延長されて前記ゲート電極142の一側の第3アクティブパターン14 0と接触するソース電極144と、そして前記ゲート電極142の他側の第3アクティブパターン と接触するドレーン電極146とを含む。

[0097]

40

10

20

前記第5薄膜トランジスタ(T5)は第4アクティブパターン140と、前記第1ゲートライン(Gn1)から延長されて第4アクティブパターン140上を経るゲート電極152と、前記第4薄膜トランジスタ(T4)のドレーン電極146から延長されて前記ゲート電極152の一側の第4アクティブパターン140と接触するソース電極154と、そして前記ゲート電極152の他側の第4アクティブパターン140と有機電界発光素子(EL)のアノード電極と接触するドレーン電極156とを含む。ここで、前記第1及び第2薄膜トランジスタ(T1、T2)はNタイプの薄膜トランジスタであり、前記第8ないし第5薄膜トランジスタ(T3、T4、T5)はPタイプの薄膜トランジスタとして形成することが望ましい。

[0098]

前記ストレージキャパシタ(Cst)は前記第1ゲートラインの形成時に形成されたメタルライン(G_M)と、前記メタルライン(G_M)の上部に配置された電流供給ライン(Vdd)により形成されて、1フレーム時間の間にデータ電圧を一定に維持させる役割をする。

[0099]

一方、前記した5個の薄膜トランジスタ(T1、T2、T8、T4、T5)と1個のストレージキャパシタ(C)、やして5個の配線(Gn 1、Gn、DL、Vdd、 V_{REF})で構成される有機電界発光表示パネルの単位ピクセルの上部に形成されてITOアノード電極が露出された開口部及び有機絶縁膜(WALL)上にホール移動層(hole transfer layer; HTL)(図示せず)、発光層及び電子移動層(electron transfer layer; ETL)(図示せず)を順次に形成した後、その上に陰極電極(cathode electrode)(図示せず)を形成することによって有機電界発光表示パネルの単位ピクセルを完成する。

[0100]

以上で図示したように、本発明による前記第3薄膜トランジスタと第4薄膜トランジスタはデータラインの形成方向と平行するように形成される。このように、前記第3及び第4薄膜トランジスタをデータラインの形成方向と平行するように形成することにより、アモルファスタイプの薄膜トランジスタを構成した後、所定のレーザースキャン方法を通じて結晶化することにより、前記第3及び第4薄膜トランジスタの特性を同一または類似に具現することができる。

[0101]

以上では実施例を参照して説明したが、該当技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から抜け出さなり範囲内で本発明を多様に修正及び変更させることができることを理解することができる。

[0102]

以上で説明したように、本発明によると有機電界発光表示パネルの単位ピクセルに具備される駆動用の薄膜トランジスタのしきい電圧を補償することにより、画質の不均一を除去することができる。すなわち、前記駆動用の薄膜トランジスタが検出する実質的なゲート ソース電圧が前記駆動用の薄膜トランジスタのしきい電圧とは関係がなく外部から印加されるパイアス電圧とデータ電圧のみに影響を受けるために画質の不均一を除去することができる。

[0103]

また、前記有機電界発光表示パネルに具備されてやれぞれの単位ピクセルにパイアス電圧を供給するための電流供給ラインをゲートラインと平行するように形成することによりコラム方向に配列されたピクセルら間のクロストークを除去することができる。

【図面の簡単な説明】

[0104]

- 【図1】一般的な有機電界発光駆動素子の一例を説明するための図面である。
- 【図2】本発明の第1実施例による有機電界発光駆動素子を説明するための図面である。
- 【図3】前記した図2に印加される信号の波形を説明するための図面である。
- 【図4】前記した図3の動作を説明するための信号の波形図である。
- 【図5】図5は前記した図3の動作を図式的に説明するための図面である。
- 【図6】図6は前記した図3の動作を図式的に説明するための図面である。

50

40

10

20

- 【図7】本発明の第2実施例による有機電界発光駆動素子を説明するための図面である。
- 【図8】本発明の第3実施例による有機電界発光駆動素子を説明するための図面である。
- 【図9】前記した図3の有機電界発光駆動素子を採用した有機電界発光表示パネルの一例を説明するための図面である。
- 【図10】本発明の第4実施例による有機電界発光駆動素子を説明するための図面である
- 【図11】本発明の第5実施例による有機電界発光駆動素子を説明するための図面である
- 【図12】本発明の第6実施例による有機電界発光駆動素子を説明するための図面である
- 【図13】前記した図12に印加される信号の波形を説明するための図面である。
- 【図14】本発明による第3及び第4薄膜トランプスタの製造方法を説明するための図面である。
- 【図15】本発明による第3及び第4薄膜トランジスタの製造方法を説明するための図面である。
- 【図16】前記した図3の有機電界発光表示装置の平面図を説明するための図面である。
- 【図17】前記した図16のA A'線、B B'線による有機電界発光表示装置されざれの断面図である。
- 【図18】前記した図16のA A'線、B B'線による有機電界発光表示装置されぞれの断面図である。

【符号の説明】


[0105]

- T1 薄膜トランジスタ
- T2 薄膜トランジスタ
- T3 薄膜トランジスタ
- T4 薄膜トランジスタ
- T5 薄膜トランジスタ
- T6 薄膜トランジスタ
- V_{C O M} 共通電極電圧
- OLED 有機電界発光素子
- Cst ストレージキャパシタ
- Gq 1 ゲートライン
- Gq ゲートライン
- DP ゲートライン
- DP+1 ゲートライン
- Vdd 電流供給ライン


10

20


[21]




[🖾 2]




[23]




[24]




[**2**5]




[🖾 6]




[🖾 7]




[28]




[29]




[21 0]




[211]




【図 1 2】




[🖾 1 3]




【図15】




[図14]




[図16]



[🗵 1 7]



[218]



フロントページの続き

(51) Int. Cl. ⁷

F I

テーマコード(参考)

H 0 5 B 33/14 A

(72)発明者 ▲デュン▼ 厚

大韓民国ソウル特別市西大門区霊泉洞サンホAPt、108棟303号

Fターム(参考) 3K007 AB17 BA06 DB03 GA00

5C080 AA06 BB05 DD05 EE28 FF11 JJ03 JJ04 JJ06

【要約の続き】